1 新たなる FPGAメーカ Efinix 社の登場

高性能で多機能なシステムを開発する場合、汎用マイコンを使って最近の高度化したAI処理などを実現するには性能が不足し、カスタマイズしたくなることがあります。

そのようなケースで、CPUを含むさまざまな論理回路を実現するために新規に SoC(System On a Chip)を開発しようとすると、膨大な開発費と工数がかかります。

また、さまざまなシステム開発の初期段階において実機による原理試作をしたい場合も、SoCを試作するにはやはり費用と工数が壁になります。

こうしたケースにおいては、FPGA(Field Programmable Gate Array)ほど手軽で柔軟なデバイスは他にありません。

FPGAの中では自分が設計した論理回路がそのまま動作しますので、自由気ままなハードウェア作りを楽しめます。

凝りに凝ったオリジナルRISC-V CPUコアを造る、超高速並列演算回路を組む、エッジAI処理を高速化する回路を組む、液晶ディスプレイを接続してグラフィック制御装置を造る、既存の汎用マイコンと組み合わせて機能拡張する、などなど無限の可能性が広がります。趣味で論理回路を自作して楽しむ場合も、FPGAはとても便利に使えます。

これまでのFPGAは、米Intel社(旧・米Altera 社) と米AMD社(旧・英 Xilinx社)の大手2社が有名でした。

大規模 FPGAから低コストFPGAまでの幅広い製品を展開しています。

こうした中、2012年に新たなFPGAメーカが誕生しました。

それが米Efinix社(図1)です。

Efinix社の汎用FPGA 製品は、現在２シリーズ展開されており、モバイルやIoT向けの小～中規模なTrion FPGAシリーズと、機械学習を含む高度なコンピューティング向けの中規模～大規模なTitanium FPGAシリーズがあります。

いずれも独自のQuantumファブリック技術により、従来のFPGA製品よりも、電力・性能・面積で大幅な改善を図っているようです。

さらに Efinix社は、最近幅広く使われるようになったオープンソース命令セットのRISC-Vを開発プラットフォームとして精力的に整備しており、無償でカスタマイズ可能なマイコンやプロセサをFPGA上で容易に実現できます。

Efinix社はこうしたアクティビティも楽しみなFPGAメーカだといえるでしょう。

Efinix社は、自社のFPGAブロックを、IPコア(Intellectual Property Core：回路部品) としてSoCベンダに供給するビジネスも展開しています。

SoCに、ハードで固定化した機能だけでなく、FPGAによるフレキシビリティも搭載することができ、応用の幅を従来以上に拡大できることになります。

ここで特徴的なのが、Efinix社は、他社とは異なり、製造するファウンドリのプロセスをカスタマイズすることなく標準 CMOSプロセスを使っている点です。

FPGAブロックが他のファウンドリのプロセスへの移植が容易と考えられるので、SoC設計者にとってファウンドリが固定されない点もメリットになっていくでしょう。

また、Efinix社にとっても、コストメリットがある生産工場に移りゆくことができると思われます。

ちなみに、半導体不足だった折、Efinix社の製品は、ファウンドリのカスタム工程を使わずに済んだので、生産が滞ることがなかったそうです。

そのFPGAで最も重要な要素が開発環境です。

Efinix社はFPGAの論理設計用の統合化開発環境Efinity IDEを無償で提供しています。

またFPGAにRISC-Vコアを搭載した場合のソフトウェア統合開発環境 Efinity RISC-V Embedded Software IDEも無償提供しています。

本稿では、Efinix社のコンパクトなTrion FPGAを搭載した超小型ボード Xyloniを使って、開発環境のインストールから、簡単な論理回路の設計とFPGAへの実装までを具体的に解説します。^※1

※1 本記事に記載されている社名および製品名は、一般に開発メーカーの登録商標または商標である。 本文中では TM、Âő、Âľ の各表示を明記していない。

2 Efinix社のFPGA技術と製品

2.1 ゲートと配線のバランスを最適化する基本技術「Quantum ファブリック」

Efinix社のFPGA製品のロジック・セルの基本構造は、独自技術Quantumファブリックをベースにしています。

Quantumファブリックの基本的な構成要素は、図2に示すようなXLR(eXchangeable Logic and Routing)セルです。

従来のFPGAの回路構造を図3に示します。

従来は、ロジック・セルとインターコネクト（配線スイッチ）が独立していました。

このため、ゲート量と配線量のバランスによってFPGA全体のリソース利用効率が悪くなるケースがありました。

特に論理規模が大きくなるほど、配線の割合が増えてしまい、ロジック・セルが余っているにもかかわらず、配線が混雑して配置配線が閉じなくなることがあり、FPGA活用時の悩みの種でした。

Efinix社のXLRセルは、LUT(LookUp Table)ベースのロジックセルおよび配線スイッチのいずれとしても機能します。

この構造により、ゲート過多の設計に対しても、配線過多の設計に対しても、ロジックと配線を柔軟に再構成し、インターコネクトの接続性を高めることができます。

また、XLRセルのロジック・セルは、複数の機能に変化（FPGA 製品シリーズに依存するが、例えば、単一のLUTを複数のLUT に分割したり、加算器にしたり、シフト・レジスタに設定するなど）できるので、より効率的に論理回路構造を構築することができます。

結果として、Quantumファブリックは、(1) 面積を1/2～1/4に削減可能、(2) 消費電力を1/2以下に削減可能、(3) 100万LE(Logic Element)以上まで拡張可能、(4) 幅広なデータバスを構成可能、(5) データのパイプライン化が容易、(6) 全てCMOSパス・ゲートで実現しており、シリコン・プロセスに依存しない、といったメリットがあります。

※1 Efinix 社ホームページから引用。

2.2 小～中規模なTrion FPGA製品シリーズ

Trion製品シリーズは、モバイルや IoT 向けの小～中規模なFPGAで 40nmプロセスで製造されています。

Trion FPGA の内部構造を図4に示します。

プログラマブル・ロジックとルーティング配線はQuantumテクノロジをベースにファブリックとして構成され、内部に内蔵メモリや乗算ブロックを含み、その回りにI/Oインターフェースが配置されています。

Trion 製品シリーズのラインアップを表1に示します。ロジック・エレメントの規模は、3,888個から112,128個まで用意されています。

I/Oインターフェースは一般的なLVTTLインターフェースに加え、以下のインターフェースをサポートしています。

• MIPI: MIPI D-PHY(4 レーン) およびCSI-2 コントローラをハードIPとして実装。PHY当たり最大6Gbps。
• LVDS: 最大 800Mbps をサポート。
• DDR: DDR3、LPDDR3、およびLPDDR2をサポート。最大1,066MbpsのDDR 信号レート、最大51.2Gbpsの帯域幅で使用可能。DDR専用PHYおよびコントローラはハードIPとして実装。

Trionシリーズのうち小規模側の製品では、MPM（Mask Program Memory）をサポートしています。

FPGAのコンフィグレーション・データは通常、外部のシリアル・フラッシュ・メモリに記憶されますが、MPMではFPGA内部のオンチップ・マスクROMに記憶します。

FPGAのコストが低減し、かつ部品点数を削減できるので、低コスト化が要求される大量生産用途に活用できます。

TrionシリーズのパッケージはFBGAとLQFPで供給されています。

FBGAは、49ボールの 3mm □ (0.4mmピッチ) から 576 ボールの 16mm □ (0.65mm ピッチ) まで製品規模ごとに多くの種類がサポートされています。

LQFPは、144ピンの 20mm □ (0.5mm ピッチ) がT8とT20に用意されています。

※1 Efinix社ホームページから引用。
※2 MIPIおよびDDRインターフェースは専用のI/Oを使用するので、最大GPIO本数は、それらのインターフェースのI/O数を含まない。

2.3 中規模～大規模なTitanium FPGA製品

Titanium製品シリーズは、機械学習を含む高度なコンピューティング応用や高性能産業機器・通信機器向けの中規模～大規模なFPGAで16nmプロセスで製造されています。

Titanium FPGAの内部構造を図5に示します。

Titanium FPGAも、プログラマブル・ロジックとルーティング配線はQuantumテクノロジをベースにしています。

最大100万規模のLEと、大容量メモリ、およびAI 処理に最適化したDSPブロックを内蔵した高性能ファブリックを搭載し、その周囲にI/Oインターフェースが配置されています。さらにハード化されたRISC-Vコアを4個内蔵した製品も展開しています。

Titanium 製品シリーズのラインアップを表2に示します。

ロジック・エレメントの規模は、36、176 個から 969,408個という大規模な数まで用意されています。

I/Oインターフェースは Trion シリーズに対し大幅に強化されており、DDR4/LPDDR4、高速SerDes、PCI Expressなどもサポートしています。 Ti180以上の製品にはハード化されたQuadコアのRISC-Vも内蔵しています。

Titanium シリーズのパッケージは、FBGA と WLCSP で供給されています。

FBGA は、100 ボールの 5.5mm□ (0.5mm ピッチ) から 1,156 ボールの 35mm □ (1.0mm ピッチ) まで製品規模ごとに多くの種類がサポートされています。

小型の WLCSP は、64ボールの 3.5mmx3。4mm(0.4mm ピッチ) がTi60に用意されています。

※1 Efinix社ホームページから引用。

3 Efinix 社のFPGA開発環境

FPGAで自分の論理回路を設計するとき、最も重要なのが開発環境です。

その使い勝手がそのままFPGAの良し悪しを決めると言っていいでしょう。

FPGAの論理設計向けとして、論理合成、配置配線、タイミング解析、コンフィグレーションまでのフローを一貫して開発できる統合化開発環境 Efinity IDE が無償て提供されています。

またFPGAにRISC-Vコアを搭載した場合のソフトウェア統合開発環境 Efinity RISC-V Embedded Software IDEも無償提供されています。

本稿では、これらの開発ツールのインストール方法から使い方まで詳細に説明します。

3.1 FPGA統合化開発環境 Efinity IDE

Efinix 社のFPGAでシステム開発する際に最も重要かつ基本となるツールが統合化開発環境Efinity IDEです。

無償で提供されており、論理シミュレーション、論理合成、配置配線、タイミング解析、コンフィグレーションまでのフローを一貫して実行します。

論理シミュレーションは、外部ツールを使います。デフォルトで無償のVerilog シミュレータIcarus Verilogをサポートします。

これ以外に、独Siemens社のModelSimや米Cadence社のNCSimもサポートしています。

Efinity IDEの画面の例を図6に示します。

Efinix 社は、そのFPGAの中に組み込んで使える多くのIPコアも提供しています。

演算コア、内部バス、内部メモリ、外部メモリ・インターフェース、通信インターフェースなどがあります。

RISC-V SoCも提供されており、オリジナルのカスタム・マイコンとして仕立てることも容易になっています。

Efiniy IDEには多くの機能が搭載されています。その一部を以下に示します。

• プロジェクト管理
• Verilog HDL、SystemVerilog、および VHDL 言語をサポート
• 無償の Icarus Verilog、または ModelSim や NCSim による論理シミュレーションをサポート
• FPGA の外部とのインターフェース部（I/O 端子や PLL など）を定義するインターフェイス・デザイナ
• 各設計フローの実行制御（論理合成、配置、配線、ビットストリーム生成）
• デザイン階層、レポートファイル等のグラフィカル表示
• フロアプラン・エディタ
• タイミング解析ツール
• デバッグのためのロジック・アナライザ機能
• FPGA コンフィグレーション用のプログラマ機能

Efinix 社のFPGAを設計する際の考え方については少し注意が必要です。

従来のFPGAでは、最上位階層のRTL記述にFPGAの外部端子を含めて全て記述していました。

そのRTL記述にはI/Oバッファを想起させる記述を書き、その詳細属性（端子位置、ドライブ強度、プルアップ抵抗の有無など）は制約として個別に設定していました。

また内蔵PLLはIPブロックとして個別に定義して RTL記述内にインスタンス化していました。

一方、Efinity IDEの思想は従来とは異なり、外界とインターフェースするデバイス・インターフェースと内部ファブリック論理の部分を明確に分けて設計します。

デバイス・インターフェースには、入出力端子、PLL、ユーザ向けJTAGインターフェース（例えばRISC-Vのデバッガ・インターフェースになるもの）などが含まれます。

これらは、Efinity IDEのインターフェース・デザイナで定義し、デバイス・インターフェースと内部ファブリックの間に行き交う信号を定義します。

そしてユーザが設計する最上位階層のRTL記述の入出力信号としては、そのデバイス・インターフェースと内部ファブリックの間の信号を記述します。

すなわち、ユーザが記述する最上位階層のRTL記述よりもさらに上位階層にインターフェース・デザイナで定義した回路が存在することになります。

例えば、双方向の外部端子においては、ユーザが記述する最上位階層のRTL記述には、I/Oバッファからの入力信号、I/Oバッファへの出力信号、I/Oバッファの出力ドライブ制御信号（アウトプット・イネーブル）の３つの信号を記述する必要があります。

よって、論理シミュレーションの段階では、そのテストベンチ記述の中で、ユーザが書いた最上位階層のRTL記述をインスタンス化しますが、同時にそのテストベンチ内にはインターフェース・デザイナで定義した機能も盛り込む必要があります。

例えば、双方向の外部端子についてはその信号をテストベンチ内に定義し、出力ドライブ制御信号（アウトプット・イネーブル）によりドライブするかHi-Zにするかをテストベンチ内で制御させて検証する必要があります。

PLL が作るクロックのテスト・ベンチ内にモデルとして記述して論理シミュレーションを実行することになります。

この考え方には好き嫌いが出る面があるかもしれません。

しかし、FPGAの外界とのインターフェース部分を整理しながらまとめて一箇所で設計できるので、従来のFPGAのようにツールのあちこちで制約指定する必要がなく、見通しがよくなり間違いが起きにくい方法だといえるでしょう。

これらの設計方法の詳細は、本稿の設計事例の項で説明します。

3.2 RISC-V 統合化開発環境 Efinity RISC-V Embedded Software IDE

RISC-Vは命令セットがオープン化されたCPU アーキテクチャであり、誰もが自由に設計できます。

そのため、従来のARMのように１社にCPUが独占されることがなくなり、現在では多くの実装がカスタマイズ含め存在し、加速度的に普及が拡大しています。

Efinix 社も、CPUコアと周辺機能を含む IP としてSapphire RISC-V SoCを提供しています。

ブロック図を図7に示します。さまざまなカスタマイズをサポートするツールも用意されています。

このIPをFPGAに組み込むことで、好きな仕様のマイコンやシステム LSIを実現することができます。

このRISC-Vのソフトウェアを開発しデバッグするための統合化開発環境がEfinity RISC-V Embedded Software IDEで、これも無償提供されています。

画面の例を図8に示します。

C/C++言語のソース・コード編集から、プログラムのビルド、エミュレータによるシミュレーション、実機へのダウンロードとデバッグを行なえます。

内容としてはオープンなEclipseベースの統合開発環境に、GNUツール・チェーンと OpenOCDを統合したものであり、RISC-V向けとしてはとても標準的で実績があるものです。

※1 Efinix社ホームページから引用。

4 超小型開発ボード Xyloni

FPGAを手軽に使いたいときは、既成の評価用ボードを活用するのが便利です。

Efinix社もTrion FPGAとTitanium FPGAそれぞれが搭載された評価用ボードやI/O拡張ボードなどを多く準備しています。

その中で異彩を放つのがマッチ箱サイズのXyloniです。

ボード本体とその外箱をそれぞれ図9と図10に示します。

ボード・サイズはわずか50mm×33mmと小さく、趣味や簡単な実験など手軽に扱うことができます。

本稿では、Xyloniを使った設計事例を紹介します。

Xyloniの箱と基板(裏面)には、赤いアリさんのキャラクタが描かれていますが、調べてみると学名がSolenopsis xyloniというアリの仲間のようです。

基板の色と大きさになぞらえているのかもしれません。

4.1 Xyloni ボードの仕様概要

Xyloniボードは、Trion FPGAのT8を搭載しています。

パッケージは5mm □のFBGAで81ボール(0.5mmピッチ)あります。

ロジック・エレメントは 7,384個あり、77kbのメモリ、8個の乗算器 (18×18)、5個のPLLを内蔵しています。

趣味の電子工作や簡単な実験には十分な構成であり、またRISC-V SoCも搭載できるので、応用の幅はとても広いといえるでしょう。

図11にXyloniボードのブロック図を示します。

Xyloniボードの仕様概要は以下のとおりです。

• Efinix Trion FPGA T8F81C2(81ボールFBGAパッケージ)
• 128Mbit SPI NOR FLASH メモリ（FPGAのコンフィグレーション用）
• USB コネクタ (mirco USB Type B) から、FPGAのコンフィグレーションやUART通信が可能
• GPIO ヘダー 40ピン
• PMOD 規格ヘダー 12 ピン（PMOD：米 Digilent 社が規定した低周波・少I/O本数のインターフェース）
• マイクロ SD カード・スロット
• ユーザ用 LED × 4個、ユーザ用プッシュ・スイッチ× 2個
• 33.33MHz 発振器
• I/O 電源電圧を USB 通信で設定可能（デフォルト 3.3V、他に2.5Vと1.8Vから選択可能）

4.2 Xyloni ボードのリソース

Xyloni ボードの部品配置について、表面を図12に、裏面を図13に示します。

ユーザ・インターフェースとして、表面にUSB コネクタ、コンフィグレーション用プッシュ・ボタン、ユーザ用プッシュ・ボタン（2個）、ユーザ用 LED（黄色× 4個)、裏面にSDカード・スロットが実装されています。

---

※1 Xyloni Development Kit User Guide から引用。